(15) 日本医共井市(JP)

m公開特許公報 (A)

(1)1) 用异生聚全然含含

特開平8-125066 ((3)2MB #RE# (1996) 5A17B

(5)) (a.e. Ci. \*

型別記号 作四复度器号

F I

压紧各示量所

NOIL 13/12

11/21

4 6921-4E

HOIL 23/12

審査歴末 糸趺太 223年40日4 FD (全7頁)

(11)出血各等

MM#6-284536

(72) 比單白

平成6年(1994)10月26日

(71)出版人 000002897

大日本印制技术会社

医双征矫窄区市省加京町一丁目 1 章 1 号

(71) 孔明者 八木 岩

京京总统市区市省区2月一丁目1819

大日本印刷器式会社内

(71)兒明書 森田 证券

京京都新春医市谷正义町一丁四 1 番 1 号

大日本印刷的区会社内


(74)代征人 弁理士 小苔 炸员


(54) 【兄柄の名件】複雑料止型率基件以供とそれに用いられるリードフレーム。及び複類対止型半級件次置の製造方法

## (\$7) (量約]

(目的) 芝なる智な対止型半端体系层の高点液化、水板総化が求められている中、半端体象度パッケージサイズにおけるテップの占有をモ上げ、半端体制能の小型化に対応させ、共時に従来の下50P等の小型パッケージに翻載であった支なる多ピン化を実装した複数別止型中部体制図を提供する。

【彼成】 中間体表子の第子側の第に、中等体表子の第 子と地気的に設定するための内部成子がと、中等体表子 の地子側の部へ立立して外部へと向く外部を発生 の地子側の部へ立立して外部の のための外部値子部と、最近内部地子部と外部 を一体とした以及のリード部とも一体とした以及のリード とを、地域性可以用を引して、個をしてなけてありませ とも、地域性可以用を引して、のの本田からなるが での実施のもりードの外面は子部に連結させ、少外部 に対出なるせて放けている。 に対出させて放けている。





【はごけぶらん世】

。 《建水准】) 牛果体出于口霜于外内面に、二氢化生产 の選子と変素的には終するための内閣は子材と、本書は 菓子の菓子町の正へ正文してた思へと向くた前回算への 住就のための外部電子部と、心足内部電子包と力は電子 越とを連絡する状況リードボとモー体としたリード型を 弦似即。絶縁は挙移履を介して、此なしてなけており。 \* 且つ。回降番低等への天気のためり半色からなる方息点 様を利応征なのをリードの外部は子配に延耳させ、少な ー くとも前記中田からなら方式を長の一間は年間配より外。16、外区数子製匠に中田からなら外側電域を作品でう工作。 銀に森出させて扱けていることを特定とても実施料止量 半课年22.

【建本項2】 ・ は本項】において、半連件菓子の菓子は 単語はま子のは千匹の一片の辺の耳中心を見上にもって 配置されており、リードがはななのは子を成むように対 内し向記一対の辺にないかけられていることを共産とす 各份和利止数单级存品点.

【経球項3】 年選体生子の選子と電気的にお着するた めの内部双子部と、カ部区以と意及するための方針双子 節と、 航起内型電子部と外世電子部とも選集する推薦リー16 一ド部とを一件とし、35万世皇子献を、17月リード献を かして、 リードフレーム面から区文する一方向側に女出 ませ、対向し先は部局士で連絡都を介しては城下る一封 7内部総子包を注葉於けており、点つ、名外包電子包の 不断で、 ほ吹 リード郎と並なし、一年として全年を保持 『る外枠包を設けていることを料色とするリードフレー

【請求項4】 半選体気子の属子供の節に、半選件象子 1 属子とな気的に延続するための内を成子群と、単連体 子の菓子街の面へ産収してお易へと向くお記回舞への 10 統のための外征は予部と、印尼内部は予制と外部属于 、とも選結するは武リード部とモールとしたな気のリー 鮮とモ、始級技術以際モガして、企会して及けてお . 旦つ。匪路高を与への実界のための半田からなるガ 電腦を収記技数のもリードの外部以子部に連絡させ、 なくとも森記半田からなる外部を延の一番は智慧部と 外部に高出させて及けている智慧対止忽率組件を置め 急方益であって、少なくとも、(人)エッテングのエ で、単導体数子の框子と電気的に応募するための内容 予部と、外部回答と指数するための外部電子響と、賞 (1) 与解析子部とガ 谷は午郎とも並みてらけポリード的と ~体とし、双外製造子包を、花成り一ド包を介して、 - ドフレーム面から世交する一万内のに京出させ、ガ - 先級部院士で連絡部モガしては以てる一対の内閣は 5 を検査を付ており、且つ、もが非常子部の外側で、 !リード群と連結し、一年として全年を年降する力や 及けているリードフレームモル欠する工せ、(8) (リードフレームの外部電子部例でない面(書面)に :材を設け、打ち以を会型により、対応する内質電子

けられた地界以でも用ちばも、リートフレームのけらり かれた部分が平台はま子の第三部にくるようにして、 取 記者与はもかして、リートフレーム文件を三点は三千へ 万むてろエ世。 (C) ツードフレームのおね気を含む不 星の部分を打ちばきま型によりの断終品でも工程。

(D) 平高体象子の電子駅と、切断されて、平の体を子 へ信息された内包は子説の先は此ともワイケボンディン グしたほに、展館によりた区景子製匠のみもた区に真出 コサマタはモ打止する工程。 (E) むだれがにな出した とも含むことを味面とする物質対比原本素は3種の影響

万压.

(兄弟のおはなな妖婦)

100011

【産業上の利用分針】本民味は、半点なま子をなどであ 御舞針正整の中途な象徴(プラステックパッケージ)に 終し、特に、女は正皮を向上させ、点つ、多ピン化に対 応できる本名な単語とその料理方法に成てる。

100021

【従来のは名】近年、平謀は秋雪は、不具は化、小型化 住所の進歩と電子機器の常性軟化と程序に小化の傾向 (時度) から、LSIのASICに代おされるように、 まずます茶魚状化、本味質化になってきている。これに 伴い。リードフレームを無いた対止気の中毒はまなブラ ステックパッケージにおいても、その年兄のトレンド M. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat P.さく V A g e) のような音伝文は契のパッケージを 権で、TSOP (Tin Small Outline Package) のは見による形型化モ王はとしたパ ッケージの小型化へ、さらにはパッケージ内部の3次元 化によるテップ目的効果由上を目的としたLOC(Le ● d On Chip) の鉄道へと建築してでた。しか し、御祭封止型中級体制度パッケージには、本具技化、 基礎執作ととしに、契に一層の多ピン化、再製化、小製 化が求めらており、上記収集のパッケージにおいてもテ ップ九県部分のリードの引き回しがあるため、パッテー ジの小質化に維界が見えてきた。また、TSOP#の小 夏パッケージにおいては、リードの引き回し、ピンピッ テからタピン化に対しても履者が見えてきた。

(0000)

【見明が解放しようとする意思】上記のように、更なる 在政制止型半点存储をの本集技化、存储技化が求められ ており、新庭針止型平線は営星パッケージの一層の多ピ ン化、産氧化、小型化が求められている。ま発明は、こ のような状況のもと、年端算名量パッケージサイズにお けるテップの占有率を上げ、辛温は基底の小型化に対応 させ、田等高板への実象部隊を成成できる。即ち、田林 革脈への実験を収を向上させることができる旅程別止型 士を接続する遺秘部とは道路部に対応する位置に収 () 申请作品区を投供しようとするものである。また、内特

に従来のTSOP等の小気パッケージに保険であった更 なる多ピン化も共衰しようとするものである。

100041

【注題を解決するための年段】本見紙の複寫対止要字譜 体展歴は、年頃体系子の粒子劇の節に、年度体象子の論 子とな気的に見論するための内閣君子郡と、半退は意子 の双子側の面へ正交して外部へと同く外部回答への接収 のための外配線子群と、肩記内部電子部と外部電子駅と を運移する住妖リード 似とを一体とした狂歌のリード歌 とを、乾燥は草材度を介して、霧草してなけており、直 つ。臣録基は有への女女のためのキ田からなるが献名氏 を刻足な女の各リードの方式基子部に基稿をせ、少なく とも武紀年田からなる外景党艦の一部は保険家より外部 に昇出をせて立けていることもH最とするものである。 尚、上記において、内部電子舞と力器電子盤とモータと した双独のリード部の配列を中枢会議子の電子側面上に 二次元的に配列し、九郡党世邦モ平田ボールにて足兵士 SCEELDBOA (Ball Crid Arra ソ) タイプの形容針比型半端は基準とすることもでき 8.

【0005】 そして、上記において、中華体象子の電子 は中語体表子の菓子節の一弁の辺の耳中心を終上にそっ て配配されており、リード似は世史の原子を決むように 対向し前記一対の辺に沿い位けられていることも共復と するものである。また、ま名明のリードフレームは、家 韓針止敬半導作款意用のリードフレームであって、半導 体裏子の菓子と電気的に発見するための内部電子群と、 外部団背と住民するための外部電子型と、例記内型電子 部と外部属子部とそ近はする技蔵リード群とモー体と し、以の試験子舞モ、接続リード部モ介して、リードフ(30 レーム節から延交する一方向側に交出させ、対向し先輩 部開士で連絡部を介して世紀する一対の内閣位于都を攻 私益けており、 点つ、 ちが部株子部の外側で、征渡り… ド部と選結し、一体として全井を保持する外の部を取け ていることを外理とするものである。点、上記リードフ レームにおいて、内部電子部と力部電子部とそれを基础 する協能リード部とモー体とした組みを拡散リードフレ 一ム部に二次元的に紀刊するしておよすることによりB GA (Ball Grid Array) 9470EB 対止室早期体容を集のリードフレームとすることもでき、(8) 思からなる丸を毛を集まる中田ボールとし、二次元的には ъ.

【0006】本党県の旅路対止仮半署体収度の製造方法 は、中部作品子の粒子例の誰に、中間は京子の菓子とな 気的に起源するための内部は千貫と、平耳なま子の無子 朝の者へ区交してお思へと向くおが思禁への注反のため の外部位子部と、以記内部は子部と外部は子部とを選は する後度リード部とモールとした友良のリード部とモ、 絶絶後者料度を介して、世にして急けており、立つ、後 発基低等への実生のための平田からなるが甚を住しなご を飲のちリードのガスは子女にみロンサールのノンテム

足を色からなる方面を包の一番に変称的ようできられる。 させて低けている飲食自止気を連び来菜の料え方はです って、少なくとも。(A)エッチング加工にて、年級は ま子の菓子と名気的に4.8でろための内部電子部と、カ 部国幕と歴現するための外部滑子部と、 和紀内部数子部 とか肌は子供とを遅れてる方だりード配とを一体とし、 盆お鮮森子郎を、珍珠リードおも介して、 リードフレー ム配から正文する一方向的に兵士でせ、月回し兵蔵配成 土て連ね貫を介して10尺であっ月の内は収予 打を材料な けており、且つ、もれまぷ子似のれ刻で、水水リートの 10 と選邦し、一体として全年を保持する力や発を立りてい ろりードフレームモか製する工管。(B) 斡花リードフ レームの外部は千里倒でない節(紫茵)に 絶益 尽 を説 け、打ちはも金型により、対向する内部維子部開士を放 数する温森都とは連絡部に対応する位置に設けられた地 中央とも打ちはき、リードフレームの打ちはかれた部分 が申请はま子の菓子をにくるようにして、 紅足なる おモ 介して、リードフレーム全体も年頃はま子へ版数する工 権。(C)リードフレームの允許甚を含む不製の針分を 打ち位を全型により切断対击する工程。(D) 牛婦体派 子の足子氏と、切断されて、キ星は京子へな歌された内 延載子部の先輩感とモワイヤボンデイングした 比に、 網 雄によりが最終子型部のみそが無に意出させて全体を封 止する工程。(E) 数記がおに常出したが整理子型配に 平田からなられば 名名をかねする工程。 とそさ ひことそ 特殊とするものである。

[0007]

2 0

【作用】本尺寸の部章対止変キ媒体名画は、上記のよう な状成にすることにより、4年4女はパッケージサイズ におけるテップの占す事を上げ、中華女装屋の小型化に 対応できるものとしている。如ち、半年井京度の国界基 版への実装を技を延載し、田芸基板への実験を表の向上 を可能としている。 なしくは、内部電子器、外部電子器 とモー弁とした甘葉のリード賞を中華共享子間に始始後 るったマガレで都定し、似記が整理子部に本田からなる 外部電気部を連絡させていることより、な区の小型化を 雑成している。そして、上記の色からなる外盤電板盤 を、中部弁束子部には平行な名で二次元的に記れてるこ とにより、早年は禁忌の多ピン化を可能としている。 水 外部電響器を配列した場合にはBCAナイプとなり、 中 複弁意識の多ピン化にも対応できる。また、上記におい で、中部体を干の菓子が半年はま子の菓子組の一分の辺 の時中心部界上にそって配包され、リード部は被 数 の城 子を終ひように共向しれた一分の辺に沿い立けられてお り。疾患な衰退とし、意思性に激した衰退としている。 本見明のリードフレームは、上足のような状成に てるこ とにより、上記訳な料止型半年女女区の都建モ可能とす ろものであるが、過ぎのリードフレームと同様のエッチ 

とができる。 工具婦の世界門以及平台は3年の形成方法 は、上記リードフレームを思いて、リートフレームの力 意味子起剤でない面(五面)に足及れを広げ、行ちはも 重要により、万向する内部は千畝両士を展及する選及数 とは連絡的に対応する位置に立けられた地質はその方 はき、リードフレームの爪ちはかれた部分が平温は菓子 の漢子郎にくるようにして、前記はそれを介して、リー ドフレーム全はモビ軍は55子へな杖し、リードフレーム の外や部を含む不多の配分を打ちはさま型により切断性 みも多な半点化気器上に反応した。 で見味の、半点は基 屋の小型化が可数な、且つ、多ピン化が可数な断路対止 型半導化基度の作祭を可託としている。

[0008]

【実施例】本見明の単設計止型キ幕体基度の実施例を以 下、回にそって放射する。図1(3)は本実定的制度計 止型半端年記載の断面数は位であり、BD((b)は貢献 の森状感である。図1中、100に無対打止変率温度は 産。101は中間は共産に共子、102はリード点、102A リード部、101Aに双子郎(パッド郎)、103はフ イナ、104は絶縁性常料、105に密度部、106は 半田(ペースト)からなるのなな低である。 本実施例旨 羅封正型半温体整度は、状態するリードフレームを無い たもので、内式竣干部102人、力部電子部1028モ 一体としたし字型のリード部102そ多型年曜年数子1 0.1 上に始後接着材 1.0 くそ介して存収し、直つ、力量 株子割1028先に今田からなるの名を任を心理郡10 5 より外部へ突出させて立けた。パッケージを住が料率 端体態度の面積に接当する形質対止型半温体温度であ り。回発品伝へ店立される点には、4日(ベースト)を 岸解。国化して、外部電子第1028かり北圧時と電気 的比较级老九名。本文范内制度到止型丰富并坚定は、国 1 (b) に示すように、中世代末子101の粒子製 (// ッド部)101Aは年間存ま子の中心はLはそろ片向し て2回づつ。中心無しに扱って配包をれてあり、リード 第102も、内部電子部102人が肩記電子部(パッド 益)に移った位置に早期放棄子(0)の前の方例に中心 日を飲み対向するように配復されている。 ガビボテ 10 1 02日は内部電子数102人からは戻り一ド部102C を介して触れて位位し、ほぼ半年体系子の創品までに建 った位置で半導体を午前に位欠する方向に、 豚放りード 102Cがし下に金がり、外部は千部1028はその先 ■に位置し、半級な息子の節に平行な匠方向で一次元約 こ配列をしている。から、中心はしもほみで刃の方針説 <sup>5</sup>器1028の配列を放けている。そして、8カダ杖子 『仁道経させ、 年田(ペースト)からなるガゴモゼ10 ・毛朝政部105よりがおにな出させて及けている。 3. 絶絶原理状104としては、100μm年のポリイ

と言) も思いたが、他には、シリコンズのボリイミドリ TA1715(住まへークライトは気金は)や処理化会 度复见HC52C0(巴州祭廷医民会社及制) 实形的生 げられる。上花宮延舟では、 年田ペーストからなるれ 縁 **見越であるが、この気分は半色ボールに代えてしまい。** 商。本業民的権限對此数率或作品回は、上記のように、 パッケージ配住が林平省在営産の正体に発音する。面は 的に小型化されたパッケージであるが、タッカロについ ても、味)、0mm乗以下にすることができ、R忽も向 去することにより、内部で子とガロ双子モーはとしたは、10 Mには爪できるものである。本来発表においてはガ**がな** 医禁を、平道弁妻子の故子器(パッド界)に 紛い 2 界に 尼共したが、本選体象子の電子の位在モニよ気的に配成 し、内部電子配と外部電子製との一体となった組みを頂 6、年後年末午の電子を制に二次元的に配表して存載す ることにより、中枢体を子の、一種の多ピン化に十分対 ETES.

【0009】 次いて、 本見明のリードフレームの玄奘病 を思げ、名にもとづいて放射する。 本共高的リードフレ 一上は、上紀天応氏半端は名在に思いられたものであ は内部は子郎、1028に方式性子部、102Cに反抗(10) る。第2に実施例リードフレームの平面包を示すもの で、即2中、200はリードフレーム、201に内部は 子郎。20212外部第子部。20312世紀リード日。2 0.4は登録器、2.0.5は外に属である。リードフレーム は428全(Ni42%のFc8金)からなり、リード フレームのなさは、内部電子裏のある程内部で 0.05 mm。力質粒干部のある厚果包で O. 2 mmである。内 部総子部の対向する元曜都関土を連続する連結部205 も77内(0、05mm5)に形成されており、使述する 半層体製造も作製する鍵の打ちはを金型にて打ち止きし 38 鳥い鉄道となっている。本実境的では外部超子第202 は九状であるが、これに歴史はされない。また、リード フレームタリとして428点を思いたがこれに発定され ない。MFBまでも良い。

【0010】 水に、上紀実異気リードフレームの製造方 在も都も無いて水車に放映する。截4は本実及例リード フレームを包装した工程を示したものである。先で、4 28点 (N i 4 2×のFe 8点) からなる。 # 2 0. 2 mmのリードフレーム京賞300を印度し、気の歯部を 歌舞写を行いれくれた幻難した(即え(a)) は、リー ドフレームまは300の厳鄙に感光性のレジスト301 モ皇がし、収益した。(回 3(6))。

**よいで、リードフレームまは300の同様から所定のパ** クーンなも用いてレジストの所定の部分のみに収光を行 った後、家庭処理し、レジストパターン301人をお成 した。 (回3 (c))

典レジストとてしは東京応応を収金社会の平力製品状レ ジスト(PMERレジスト)も世界した。 吹いて、レジ ストパターン301Aモ制度製造数として、57°С、 ド系の熱可塑性が考別HM122C(B立た成長式会)10 村300の展産からスプレイエッチングして、わね形は

の年前区が図るに示されるリードフレーニを作むした (E3 (c)). E2 (b) OU. E2OA) - A2E おける必要なである。このは、レジストをお願したほご 氏序処理を取したは、形之の区所 (内部以子針分を含む 循承)のみに主メッキ処理を行った。(D)(e)) 商、上記リードフレームの旨造工程においては、図 2 (b) に示すように、厚た部と森木都を形成するため、 方配帯下形成正衡からのエッチング (底台) を多く行 い、反対正例からは少なのにエッチング(食材)を行っ、 た。また、セメッキに代え、様メッキやパラジウムメッ(10) 夏の年田が構られれば良い。 キでも長い。上記のリードフレームのガ連方尺は、1ヶ の半導体装置を体裂するために必要なリードフレーム! グの製造方法であるが、選不は主要性の基から、リード フレール単れもエッテングのエアもは、即2にボナリー ドフレームを複数機能付けした状態で作製し、上記の工 起を行う。この場合は、即2に示す外幹部205の一部 に選邦する仲科(包示していない) モリードフレームの 外側に設けて低付け状態とする。

【0011】次に、上記のようにして作者されたリード フレームを用いた。本見明の指揮対止型半導体長度の製 10 適方はの実施例を留にそって反映する。 図4は、お実施 興服証針止型半導体禁証の製造工程を示すものである。 聞きに示すようにしてか知されたリードフレーム400 の外部電子部402形式器(点面)と対向する裏部に、 ポリイミド系無理化型の絶縁性単科(テープ)401 (日立化成株式会社駅、HM122C) モ、400° C. 6 Kg/m' で1. 0 か充圧をして貼りつけた (図 4 (4))。この状態の平衡型を図5に示す。この後行 ちはき会型405A、4058にで(型4(b))、 パ 向する内部維子質の先は終を選絡する逆な話も03と、 その部分の絶縁性をは(テープ)401とそのちはい た。 (図4 (c))

大いで、外や打ちはとおよび圧を無止型406人、40 6 B 毛用い、外や部404を含む不容の配分を切り起す (翻4(d)) と取時に、絶縁性早材404を介して中 得終展午407上にリード鮮408の恵圧早を持った。 (#4 (e))

尚。この数4(d)に示す。ほぼリードと差易してリー ドフレーム全体を支入でいるのだち204を含む不量の 部分を切り難しは、放為対止した後に行っても良い。こ (6 の場合には、追求の耳耳リードフレームを思いたのドド パッケージ等のようにダムパー (名示していない) モゴ けると思い。リードは410モキ森は菓子411へ存在 した後、クイヤー414により、キスは菓子の菓子(パ ッド) 411Aとリード#410のMIEデ410Aと を電気的に経典した。(日4(1)) その後、原定の食器を用い、エポキシボの皆な415で リード回410の方面は子郎4103のみを反比させ で、全体を対止した。(四4(g)) ここでは、耳点の変型(日示していない)を思いたが、

死之の面(外部な子が)もなしがなけばてまれば、シア ししを製は必要としない。次いで、真色されている方式 以子郎410日上にキ田ペーストモスクリーンの新によ り生布し、半田(ペースト)からなうの乳発性616モ 作品し、本見間の製物が入止型半点体状度を作品した。 (804 (h))

母。 本田からなる方式を様々)6の作者は、スクリーン 印刷に確定されるものではなく。 リフローまたはポッテ イング等でも、色質品度と半温は名はとの皮肉に七度な

#### (00121

【見明の弘長】本見明は、上足のように、 夏なる前即打 止型中級体製器の高無限化。高無能化が求められる状況 のもと、辛味丼袋をパッケージサイズにおけるテップの 古有事を上げ。平明作品者の小型化に対応させ、国外基 低への実な感覚を意味できる。如ち、回算基値への実装 在皮を向上させることができる温体基度の技術を可能と したものであり、RMに女虫のTSOP等の小型パッケ ージに個具であった更なる多ピン化を実験した製作対止 型手術体状度の提供も可能としたものである。

### 【四面の京車な技術】

【節1】実施例の複数別入数半維件配数の数略が面面及 び悪態をお扱

- 【日2】 大馬何のリードフレームの年数日
- 【図3】 共気候のリードフレームの製造工程制
- 【即4】実施列の旅館対止翌年終件基礎の製造工程的
- 【即ろ】 実施費のリードフレームに絶益技能材を貼りつ けた状態の平面団

### 【符号の改明】

301


. . . .

	111 7 7 7 94 717	•
0	100	新四对止型半端件整理
	101	. #### <del>*</del>
	101A	唯千郎 (パッド部)
	102	リード部
	102A	"内里班子里
	1 0 2 B	外 医孢子 盤
	102C	は戻り一と無
	103	744
	104	。 粉幣採書刊
	105	. 果算像
•	106	半田(ベースト) からなるおお
	<b>克祖</b>	
	200	. リードフレーム
	2 0 1	<b>内部推干部</b>
	202	力 算單子 部
	2 0 3	ひだリード祭
	204	雑な物
	2 0 '5	2 4 4 5
	300	リードフレームませ

レジスト


	•		
3 0 3 A	内机箱子的		10
3038	5. \$. \$. \$. \$.	405A. 405E	1150222
304	an s	406A. 406B	ちたりちはもおよび圧を用き型
3 0 S	まメッキ 都	4 1 0	y-ru
306	n e u	4 1 0 A	内似是宁蓝
400	リードフレーム	4 1 0 B	外配双子配
4 0 1	他是我累得(デープ)	4 1 0 C	性統リード部
4 0 2	外套寄子部	4.1.1	半端作业子
4 0 3	EAN	4 1 1 A	クイヤー
	<b>4</b>	4 1 5	# I3

(@1) (@2)



- . .

:



# Japanese Patent Laid-Open Publication No. Heisei 8-125066

### [TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

### [CLAIMS]

15

20

\*\*\*\*

- A resin encapsulated semiconductor device
   comprising:
  - a semiconductor chip;
  - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
    adhesive interposed between the semiconductor chip and the
    leads, each of the leads including integral portions, that
    is, an inner terminal portion adapted to be electrically
    connected to an associated one of terminals of the
    semiconductor chip, an outer terminal portion extending
    outwardly in a direction orthogonal to the terminal-end
    surface of the semiconductor chip and adapted to be
    connected to an external circuit, and a connecting lead
    portion adapted to connect the inner and outer terminal
    portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor devic to b mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

- 2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.
- 3. A lead frame comprising:

- a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;
- each of the outer terminal portions of the leads
  being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, the inner -. lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor whip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

## 10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number pins, thickness, and miniaturization of encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

::. • • • •

10

5

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

### [MEANS FOR SOLVING THE SUBJECT DATTERS]

5

10

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an ext rnal circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surfac of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a outer encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

25

The section of the second

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

### [FUNCTIONS]

5

10

15

20

25

The state of the

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in th form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. The lead frame of the present invention makes it possible to resin fabricate the mentioned encapsulated above semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

### (EMBODIMENTS)

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and reference numeral the resim 100 denotes encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment is fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

each lead and outwardly exposed from the resin encapsulate

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou'er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

mentioned above, the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

10

15

20

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copperbased alloy may be used.

5

10

15

20

and the second section is a second

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

and the second s

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units each corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will be described. Fig. 4 illustrates the method for fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

10

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

# (EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possibl to reduce th area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor d vice. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

The first temperature and the